(12) NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT) VERÖFFENTLICHTE INTERNATIONALE ANMELDUNG

(19) Weltorganisation für geistiges Eigentum Internationales Büro



17 DEC 2004

(43) Internationales Veröffentlichungsdatum 24. Dezember 2003 (24.12.2003)

PCT

(10) Internationale Veröffentlichungsnummer WO 03/107417 A1

(51) Internationale Patentklassifikation⁷: H01L 23/31, 21/56

(21) Internationales Aktenzeichen:

PCT/DE03/01925

(22) Internationales Anmeldedatum:

10. Juni 2003 (10.06.2003)

(25) Einreichungssprache:

Deutsch

(26) Veröffentlichungssprache:

Deutsch

(30) Angaben zur Priorität:

102 27 059.7

17. Juni 2002 (17.06.2002) DE

- (71) Anmelder (für alle Bestimmungsstaaten mit Ausnahme von US): INFINEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Strasse 53, 81669 München (DE).
- (72) Erfinder; und
- (75) Erfinder/Anmelder (mur für US): ZACHERL, Juergen [DE/DE]; Jahnstrasse 2, 93093 Donaustauf (DE).

BLASZCZAK, Stephan [DE/DE]; Strasse des Friedens 9a, 06632 Freyburg (DE). REISS, Martin [DE/DE]; Roritzer Strasse 13, 93047 Regensburg (DE). LUDEWIG, Sylke [DE/DE]; Reichenbachstrasse 66, 01217 Dresden (DE).


- (74) Anwalt: HUDLER, Frank; Patentanwälte Lippert, Stachow, Schmidt & Partner, Krenkelstrasse 3, 01309 Dresden (DE).
- (81) Bestimmungsstaaten (national): JP, KR, SG, US.
- (84) Bestimmungsstaaten (regional): europäisches Patent (DE, FR, GB, IE, IT, PT).

Veröffentlicht:

- mit internationalem Recherchenbericht
- vor Ablauf der f\(\textit{u}\)r \(\textit{Anderungen der Anspr\(\textup{u}\)che geltenden
 Frist; Ver\(\textit{o}\)ffentlichung wird wiederholt, falls \(\textit{Anderungen eintreffen}\)

[Fortsetzung auf der nächsten Seite]

- (54) Title: PACKAGING FOR SEMICONDUCTOR COMPONENTS AND METHOD FOR PRODUCING THE SAME
- (54) Bezeichnung: VERPACKUNG FÜR HALBLEITERBAUELEMENTE UND VERFAHREN ZUM HERSTELLEN DERSELBEN



(57) Abstract: The invention relates to a packaging for semiconductor components such as FBGA packages in BOC technology or the like, wherein at least the back and the lateral edges of a chip (2) mounted on a substrate are enclosed by a mold coating (6), the casting compound used for the mold coating (6) being linked with the substrate and forming an integrated whole therewith. The invention further relates to a method for producing such a packaging for semiconductor components. The aim of the invention is to provide a packaging for semiconductor components which is characterized by reduced thermomechanical stress and at the same time a substantially improved adhesion of the mold coating to the substrate, thereby allowing for a higher package load. According to the invention, this aim is achieved in that the substrate (1), at least in some areas, has a spongy structure (7) that is provided with pore-type openings and that extends from the surface to the depths of the structure so that the molding material penetrates the substrate (1) by capillary attraction.

VO 03/107417